# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## JP 63185271 A

TITLE:

LED ARRAY DEVICE

PUBN-DATE:

July 30, 1988

INVENTOR-INFORMATION: NAME UEDA, HARUHISA

ASSIGNEE-INFORMATION:

**NAME** 

COUNTRY -

NEC CORP

N/A

APPL-NO:

JP62017915

APPL-DATE:

January 28, 1987

INT-CL (IPC): H04N001/04, G09G003/32

## ABSTRACT:

PURPOSE: To obtain a natural half tone, while a gradation and a resolution being maintained, in regard to a device, used for a facsimile and a printer or the like by providing a shift register and a latch circuit, which have bits of N× number of dots (number of LED elements), in drive circuit.

. CONSTITUTION: A first data and a second data of a two-bits multilevel image data are inputted to a first shift register 1 and a second shift register 1' respectively, and aligned. When the alignment of one line is completed, they are latched respectively in a first latch circuit 2 and a second latch circuit 2' at a latch clock. Afterwards, the data of the first latch circuit 2 is chopped by a first AND gate 3 at the first enable signal of a selecting signal, and similarly, the data of the second latch circuit 2' is chopped by a second AND gate 3' at the second enable signal of the selecting signal, and added together by an OR gate 4. Thus, by using a multilevel data, the four values of light emission energy values are changed for every recording dot, and a multilevel recording, i.e., a recording with the half tone, can be obtained.

COPYRIGHT: (C)1988,JPO&Japio

## ⑩日本国特許庁(JP)

⑩特許出願公開

## <sup>®</sup> 公 開 特 許 公 報 (A) 昭63 - 185271

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)7月30日

H 04 N 1/04 G 09 G 3/32 1 0 4 Z -8220-5C 7335-5C

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

LEDアレイ装置

②特 願 昭62-17915

**20**出 願 昭62(1987)1月28日

砂発 明 者 上 田

晴 久

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝 5 丁目33番 1 号

⑪出 顋 人 日本電気株式会社

创代 理 人 弁理士 栗田 春雄

明 細 書

発明の名称
 LEDアレイ装置

## 2. 特許請求の範囲

高密度に1列に配列された複数のLED来子と、
これらのLED素子の順電流値を決定するための
抵抗アレイと、同じくLED素子からの発光を伝達する結像レンズと、LED案子を駆動するため
のシフトレジスタ、ラッチ回路およびドライバを
のシフトレジスタをLEDアレイ装置にいい、前記シフトレジスタをよびラッチ回路が
、前記シフトレジスタをよびラッチ回路が
、前記シフトレジスタをよびラッチ回路が
、大LED素子紋(Nは髪数)のピットを有し、長
なるN種のイネイブル信号によって長なる記録パ
ルスでドライバを勘動するようにすることを特徴
とするLEDアレイ装置。

3. 発明の鮮釉を説明 産業上の利用分野 本発明はファクシミリ、ブリンタなどの電子写真装置に用いられるLEDアレイ装置に関し、特に駆動回路を内蔵するLEDアレイ装置に関するものである。

## 従来の技術

従来、ファクシミリ、ブリンタなどの催子写真記録装置の光源としては、半導体レーザ走査光学部、液晶シャッタ、LEDアレイ装置などが用いられているが、中でもLEDアレイ装置については、小形化が可能・高信製性であること、小形装置としては、高速化が期待できること、半導体製造技術の向上等により仏価格化が期待できるという埋由から、敢も有望な装置として認められており、その適用は増加の傾向にある。

従来のこの極のLEDアレイ装置は、高缶度に 1列に配列された複数のLED本子と、これらL ED本子の電旋値を決定するための抵抗アレイと、 LED本子の駆動回路と、LED年子からの発光 を伝達する結像レンズとからなり、駆動回路は第 2図に示すように、シフトレジスタ1と、ラッチ

- 1 -

回路2と、複数のドライバ5とを有するものであった。

そしてその動作は、シフトクロックによって画像信号データはシフトレジスタ1に1列に整列され、次にラッチクロックによってシフトレジスタ1の出力Q1~Q64はラッチ回路2にラッチされ、ドライバ5において選択信号イネイブルによって選択される時間LED駆動信号LED1~ LED64となって、各LED案子を駆動するものであった。

一般に、電子写真記録によるファクシミリ.ブリンタにおいては、多値の記録は困難とされている。

- 3 -

の段が発生する偽輪かくが起り、階調の自然さが 失なわれるという欠点があった。

発明が解決しようとする問題点

本発明の目的は、上記の欠点、すなわち中間調の記録を待るために、解像性が悪くなり、また偽験かくが生じるという問題点を解決したLEDプレイ装置を提供することにある。

問題点を解決するための手段

本発明は上述の問題点を解決するために、高密度に1列に配列された複数のLED素子と、これらのLED素子の順電流値を決定するための抵抗アレイと、同じくLED素子からの発光を伝達する結像レンズと、各LED素子を駆動するためのN×LED素子数(Nは整数)のビットを有するシフトレジスタおよびラッチ回路と、このラッチ回路の出力で各LED素子を駆動するドライバとを有する構成を採用するものである。

作用

本発明は上述のように構成したので、入力データをNビットの多値画像データとし、これをシフ

半導体レーザ走査光学部を用いたものには、記録パルス幅を、ドット毎に制御して、0.狭い幅、広い幅の3値の多値記録を達成している例があるが、これ以上のものはない。

またLEDアレイ装置は、上記のように2個に変換された画像データを、彫動回路に含まれる1ライン分のドット数と同じビットを有するシフトレジスタで整列し、同数のビット数のラッチ回路を通して、ドライバによりLED素子を点蔵する構成であるため、この装置による記録は2値画像に限られる。

従って、従来のLEDナレイ装置において、中間調を必要とする画像を記録する場合には、画像信号処理による方法をとる必要があった。

この方法は、 画素を大きくして複数の LE D 素 子を用いて中間調を得る製似中間調記録方法であり、 この場合階調性と解像性とが両立せず、 なめ らかな機度の変化をもたせて階調性をよくすると、 文字などの細かな像の再現が難かしく、 解像性が 悪くなるという欠点があった。 また境界に輸かく

**-4-**

トレジスタに整列させた後ラッチ回路にラッチし、 相異なるN極のイネイブル信号によってラッチ回 路からのバルス幅の異なる出力を合成し、異なっ た駆動パルス幅のLED駆動信号を得て、各LED 案子を駆動するようにする。

したがってとの駆動パルス幅で中間調配録が行われる。

吳施例

次に本発明の臭施例について図面を診断して説 明する。

本発明の一実施例の駆動回路を回路図で示す第 1 図を参照すると、本発明のLEDTレイ袋置は、 高密度に1 列に配列された複数のLED業子と、 LED案子の駆動回路と、LED案子からの発光 を伝達する結像レンズとからなることは従来と変。 5 ない。

ただ、本発明の駆動回路は、N×LED累子 数のピットを有するシフトレジスタおよびラッチ 回路を有するものである。第1図はN=2の場合 を示しており、失々64ビット分の第1および第 2のシフトレジスタ1 むよび1 ' と、同じく夫々 6 4 ピット分の第 1 および第 2 のラッチ回路 2 むよび 2 ' と、第 1 のラッチ回路 2 の出力と第 1 の アンドゲート 3 と、第 2 のラッチ回路 2 での 1 で 2 で 2 で 2 で 2 で 2 で 3 ' と、これら第 1 の アンドゲート 3 から 4 に 5 年 2 の アンドゲート 3 ' と、この出力により 6 4 に 6 年 2 で 3 で 2 で 4 と、この出力により 6 4 に 6 年 2 で 4 と、このした 5 とから なっている。 そし 5 で 5 とがらなっている。 そし 5 で 5 とがらなりの 6 を 5 で 5 に 5 で 5 で 5 で 5 とがられる。

次に本実施例の動作について第1図を用いて説明する。本実施例では2ビットの多値画像データの第1のデータおよび第2のデータは、夫々第1のシフトレジスタ1および第2のシフトレジスタ1、に入力整列される。1ラインの整列が終わると、夫々第1のラッチ回路2および第2のラッチ回路2、にラッチクロックによってラッチされる。

- 7 -

ただし

第 1 のイネイブルのパルス幅 2 T e 第 2 のイネイブルのパルス幅 T e

したがって、とのように多値データの第1のデータと第2のデータを用いることによって、0.To.2To.3Toに対応する4つの値の出光エネルギー値を各配録ドット毎に変化させ、多値配録すなわち中間調のある配録が得られる。

なお本実施例においては、N=2. すなわちシフトレジスタおよびラッチ回路のピット数を記録すべきドット数の2倍に設定した場合を示したが、Nの数を増加すれば更に多いレベル数の多値記録が可能となる。

また、本実施例においては、各2個のシフトレジスタ、ラッチ回路を並列に用いて、並列入力の多値データを扱う場合を示したが、シフトレジスタおよびラッチ回路を直列に2×LED素子数のビットを有するものとし、第1のデータと第2のテータとを1本の入力線をもって直列入力とすることによっても同様に実現される。

その後第1のラッチ回路2のデータは、逸択信号の第1のイネイブル信号によって第1のアンドゲート3によりチョップされ、同じく第2のラッチ回路21のデータは選択信号の第2のイネイブル信号によって第2のアンドゲート31によりチョップされ、オアゲート4によって加え合わされて、ドライベ5を通してLED勘動信号LED1~LED64として出力される。この時第1のデータが低位ピットである場合には、第1のイネイブルのパルス幅を第2のイネイブルのパルス幅を第2のイネイブルのパルス幅を第2のイネイブルのパルス幅を第2のイネイブルのパルス幅を第2のイネイブルのパルス幅がに変換に変換ができる。

第1表 記録パルス幅

レベル	第1のデータ	第2のデータ	LEDドライバ出力
0	0	0	0 (点灯セプ)
1	0	1	T <sub>o</sub>
2	1	0	2 T 0
3	1	1	3 T <sub>0</sub>

-8-

### 発明の効果

以上に説明したように、本発明によれば、高密度に配列されたLED素子と、LED素子の順電流値を決定するための抵抗アレイと。LED素子の駆動回路と、結像レンズを有する構成において、駆動回路内にN×ドット数(LED素子数)のビットを有するシフトレジスタおよびラッチ回路を設けることにより、多値データ入力によるドット毎の出光エネルギーの調節を可能とし、多値配録が可能となり、階調性と解像性を両立しながら、自然な中間調が待られるという効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は 従来の一例の回路図である。

1.1'……シフトレジスタ、2.2'……ラッチ回路、3.3'……アンドゲート、4……オアゲート、5……ドライバ、LED1~LED64……LED宏子駆動信号。

代理人 弁理士 栗田春 地名巴里



